为什么这种帖子还会被扣祭扫？算寻衅滋事么？

引用:

原帖由 nvnv-sunny 于 2015-5-31 10:50 发表
SONIC3D兄，有空也请分析性我推断是否正确。有朋友说波形的下降不会影响时序，但是从整个波形上讲，修正前的波形的确引起了问题

当然会影响时序，不懂数电的才会说不影响。

大量门电路组合成时序电路，时钟的传递本来就受各种门延迟影响很难完美一致，这也是为什么FPGA设计中最难的是时序收敛。

引用:

原帖由 nvnv-sunny 于 2015-6-5 18:57 发表
晶振是这个没错，修改就是在晶振电路修改电容参数

试过有源晶振吗？

引用:

原帖由 nvnv-sunny 于 2015-6-5 22:54 发表
有源的波形更加难看，好波形的晶振很难找的

数字电路不是模拟要看波形的完美，而是看能否在恰当的时机触发