posted by wap, platform: Chrome

引用:

原帖由 @卖哥  于 2017-2-19 09:38 发表
还是看得出来的，如果拆机看到SOC面积是300sqmm那就是X教授了。

那玩意是30瓦的东西，而且一大堆深度学习专用模块，游戏机怎么可能会用

posted by wap, platform: Chrome

引用:

原帖由 @卖哥  于 2017-2-19 10:14 发表
要达到描述只可能是X教授，蜘蛛侠是不够的。
当然我的意思是这说法不靠谱啦。

目前已知的消息TX1面积是12x12，TP1是12x14 富士康小哥的说法是100sqmm，都不符。

去掉四个A53+核心L2就能至少省20mm2，假设按照20nm密度计算（台积电16跟20nm晶体管密度差别不大）

估计在总线上也有缩减，当然前提是这个人说的是真的话，反正过几天就会有完整核心图了

posted by wap, platform: Chrome

引用:

原帖由 @majian1  于 2017-2-19 10:54 发表
就你的看法，你认为NS使用X1的可能性更大，还是P1的可能性更大？

游戏机都是专用定制芯片，本身拿X1或者P1规格来套没有意义。

再说maxwell和帕斯卡在图形处理上差别并不大。