posted by wap, platform: Android

引用:

原帖由 @卖哥  于 2020-3-4 11:45 发表
用的词是efficient，所以很可能是单位管线性能，这样才能排除架构规模的伸缩。
RDNA的单位管线是32FP ALU+2INT ALU，2个组一个CU
RDNA2单位管线可能是64FP ALU

而RTX单位管线是16FP ALU+16INT ALU。

同管线下，好30~50%
同浮点下，大概只有1/3吧

不是吧，应该是独立光追硬件。

posted by wap, platform: Android

引用:

原帖由 @卖哥  于 2020-3-6 17:31 发表
为啥用词是效率而不是性能呢？
显然是随架构扩展，而非外挂的。

tuning的rtcore相对于原始光栅单元也是独立的结构，不会调用原始alu，当然16系列没有独立单元，是用shader做。
为啥用效率，自然是单位耗电可以更多运算？

本帖最后由 旨旨xx 于 2020-3-6 19:12 通过手机版编辑

posted by wap, platform: Android

引用:

原帖由 @卖哥  于 2020-3-6 19:16 发表
图灵也是随架构扩展的，和shader的比例固定。这不过不是可编程单元而已，并非外挂。

但是rtcore不算在你写的alu管线上吧。

posted by wap, platform: Android

引用:

原帖由 @卖哥  于 2020-3-6 19:38 发表
单位管线的性能当然是提高的
是单位浮点的性能降低

shader都是浮点，降低了还能提升ipc？