TGFC Lifestyle - Powered by Discuz! Board

标题: [数码手机] 外挂基带有啥坏处？ [打印本页]

作者: lvcha 时间: 2019-12-4 11:29 标题: 外挂基带有啥坏处？

865外挂x55 5g基带
费电？

作者: wascoo 时间: 2019-12-4 11:33

posted by wap, platform: iPhone
应该就是耗电把，参考当年电信的cdma

作者: 532 时间: 2019-12-4 11:39

你看水果什么时候内置过基带

作者: pauleldwan 时间: 2019-12-4 11:42

posted by wap, platform: Android
反而中端的是集成基带，是不是明年865先别买了

作者: 超越梦想 时间: 2019-12-4 11:53

Posted by HUAWEI ELE-AL00
费电足以判死刑

作者: 极品三红 时间: 2019-12-4 12:36

Posted by Xiaomi Redmi K20 Pro Premium Edition
苹果清一色外挂基带，耗电吗，以前挂cdma都是挂威盛55纳闷，能不耗电吗

作者: 卖哥 时间: 2019-12-4 12:39

posted by wap, platform: iPhone
不能一体封装之前外挂基带会明显增加主板面积，现在可以说没啥影响了。

作者: 卖哥 时间: 2019-12-4 12:48

posted by wap, platform: iPhone
随着封装技术进步，胶水设计的代价越来越小。
为啥amd现在那么差的技术都能整合出有竞争力的产品，胶水封装功不可没。
在同chip上实现胶水封装的soc和基带也是一样的情况，在工艺不允许集成全性能基带的情况下，强行集成基带必然造成cpu、gpu面积不足性能落后。

作者: 卖哥 时间: 2019-12-4 12:57

posted by wap, platform: iPhone

引用:

原帖由 @pauleldwan 于 2019-12-4 11:42 发表
反而中端的是集成基带，是不是明年865先别买了

因为工艺还不足以集成全性能的soc和基带，自然只能是中端芯片。
865是胶水不是一般外挂，不占主板空间的。

作者: zhyue0015 时间: 2019-12-4 13:46

意思是放过明年865，等集成875

作者: danshu 时间: 2019-12-4 14:13

引用:

原帖由卖哥于 2019-12-4 12:48 PM 发表
posted by wap, platform: iPhone
随着封装技术进步，胶水设计的代价越来越小。
为啥amd现在那么差的技术都能整合出有竞争力的产品，胶水封装功不可没。
在同chip上实现胶水封装的soc和基带也是一样的情况，在工艺 ...

AMD最成功的是高速IF总线

作者: 蓝色的风 时间: 2019-12-4 14:16

费电，成本高是肯定的！
而且现在的AP（865或者855之类）已经集成了2/3/4G基带，外挂芯片再重复集成2/3/4G，如何有效调用
另外就是空间的浪费，电池容量被挤占

作者: 卖哥 时间: 2019-12-5 13:20

posted by wap, platform: iPhone

引用:

原帖由 @蓝色的风于 2019-12-4 14:16 发表
费电，成本高是肯定的！
而且现在的AP（865或者855之类）已经集成了2/3/4G基带，外挂芯片再重复集成2/3/4G，如何有效调用
另外就是空间的浪费，电池容量被挤占

外挂的成本更低，因为集成会降低良率。
独立基带的空间浪费问题在过去很严重，因为那时基带是独立在pcb上的会扩大主板面积。但是865工艺进步封装在chip上，体积毫无影响，功耗也大幅降低。

作者: 雾桑 时间: 2019-12-5 13:22

posted by wap, platform: iPhone
不关心这个，实际出来后看实际性能和功耗便是了

作者: 达尼.阿尔维斯 时间: 2019-12-5 14:08

最大的缺点其实是体积和重量，至于功耗那要用了才知道，

[ 本帖最后由达尼.阿尔维斯于 2019-12-5 14:10 编辑 ]

作者: 蓝色的风 时间: 2019-12-5 21:32

引用:

原帖由卖哥于 2019-12-5 13:20 发表
posted by wap, platform: iPhone
外挂的成本更低，因为集成会降低良率。
独立基带的空间浪费问题在过去很严重，因为那时基带是独立在pcb上的会扩大主板面积。但是865工艺进步封装在chip上，体积毫无影响，功耗也大 ...

POP是PKG层面的整合，也是有良率损失的，再说一直以来都是AP与DDR堆叠，没看到AP与BB堆叠的，退一万步说，即使真的堆叠了，那DDR再叠上去？
同样工艺的前提下，2颗Die/PKG的功耗 < 一颗Die/PKG，真是高见；功耗与Die size成正比，ok？

作者: 卖哥 时间: 2019-12-5 21:51

引用:

原帖由 蓝色的风 于 2019-12-5 21:32 发表

POP是PKG层面的整合，也是有良率损失的，再说一直以来都是AP与DDR堆叠，没看到AP与BB堆叠的，退一万步说，即使真的堆叠了，那DDR再叠上去？
同样工艺的前提下，2颗Die/PKG的功耗 < 一颗Die/PKG，真是高见；功耗 ...

外置多少还是有额外通讯耗电的，只是在同一chip内极少。
基带和逻辑芯片用同一种工艺并不是最适的，采用不同的工艺能提高良率和效率，也反过来降低成本和功耗。

欢迎光临 TGFC Lifestyle (http://club.tgfcer.com/)